清空記錄
歷史記錄
取消
仿真同步設(shè)計時間完成 絕不拖累項目進(jìn)度
基于測試校準(zhǔn)的高效仿 真技術(shù),仿真準(zhǔn)確度高
直擊問題的要點 仿真報告內(nèi)容全干貨
● 強(qiáng)大PCB設(shè)計工程師陣容 ● 全國10余個PCB設(shè)計服務(wù)網(wǎng)絡(luò) ● 硅谷前沿技術(shù)同步
● “新”技術(shù),在信智德可能已是“成熟”技術(shù) ● 完善的培訓(xùn)制度,濃厚的交流氛圍 ● 站在“巨人”肩膀上,我們?nèi)巳硕际菍<?
● 眾多客戶口碑積累 ● 極其豐富的項目及咨詢經(jīng)驗
● 硅谷前沿技術(shù)同步 ● LIB、SI、EMC、PCB、DFM專業(yè)分工
質(zhì)量 完善的設(shè)計指導(dǎo)書 按照客戶與產(chǎn)品進(jìn)行設(shè)計總結(jié) 一流的培訓(xùn)體系與培訓(xùn)平臺
自檢 布局、布線、高速、熱設(shè)計、 結(jié)構(gòu)等Check List 嚴(yán)格的質(zhì)量體系以及自查機(jī)制
評審 信智德資深專家團(tuán)一起參與評審 從原理設(shè)計、DFM、DFT、 高速、EMC、熱設(shè)計等全面把關(guān)
互檢 規(guī)范的、嚴(yán)格把關(guān)的互查制度 完善的DFM檢查流程
理念:一板成功,一次性把事情做好。減少研發(fā)次數(shù),降低研發(fā)成本 產(chǎn)品快速推向市場,搶得先機(jī)
– 流程嚴(yán)謹(jǐn)、設(shè)計規(guī)范,符合主流PCB板廠和裝配廠商的工藝要求 – 設(shè)計參數(shù)不僅適合研發(fā)階段,也充分考慮量產(chǎn)特性 – 自有板廠和貼片廠,熟悉各種生產(chǎn)參數(shù)
● 深厚的理論功底積累 ● 豐富的技術(shù)實踐經(jīng)驗 ● 每周兩篇技術(shù)文章 ● 年均百余個仿真項目+Debug及咨詢經(jīng)驗 ● 豐富的實際“工程”問題解決能力
我們能做什么? SI/PI/EMC測試夾具射頻培訓(xùn)咨詢
● DDR3/4/5等并行信號仿真及時序仿真 ● 56G/112G-PAM4等高速串行信號通道仿真優(yōu)化 ● 電源IR-Drop壓降,PDN阻抗分析 ● SFP28、QSFP-DD HCB/MCB、USB3.1 等測試夾具 ● 高速設(shè)計及信號完整性技術(shù)相關(guān)培訓(xùn)
助力全行業(yè)在高速領(lǐng)域發(fā)展進(jìn)步
● 仿真過程中詳盡細(xì)致的技術(shù)交流 ● 我們提供的絕不僅僅是一份“仿真報告”
- 高性能的PCB設(shè)計概述 - 高速-“路”分析到“場”分析 - 高密 - 新技術(shù)層出不窮 - 信智德科技的高性能PCB方案 從概念方面來介紹高性能PCB設(shè)計的一些新技術(shù)。概述了PCB的設(shè)計發(fā)展歷程,講述在當(dāng)前高速、高密、超多層的設(shè)計環(huán)境下,PCB設(shè)計需要面對的新問題,以及應(yīng)對這些問題的新技術(shù)。
- 現(xiàn)有設(shè)計規(guī)則 - 深入理解 “損耗” - 詳細(xì)介紹“反射” - “模態(tài)轉(zhuǎn)換” 介紹設(shè)計規(guī)則本身的局限性,以及在10G+時代人們在設(shè)計上的注意點應(yīng)該放在那些地方,如何去更好的去把握設(shè)計的重點。
- 概述 - 從路的角度理解反射 - 從場出來介紹反射 - 案例分析 介紹信號完整性中反射的基本原理,常見的誤區(qū),以及不同諧波的反射對信號本身的影響;并且通過一些案例,講述在面對不可避免的反射時,如何將風(fēng)險降低。
- SSN與電源噪聲 - 退耦電容與SSN - Target Impedance - 電源平面耦合 - SSN仿真問題 從同步開關(guān)噪聲來討論電容優(yōu)化、電容設(shè)計的問題,理論聯(lián)系案例,深入淺出;同時SSN是業(yè)內(nèi)仿真的一個難點,借助SSN仿真幫助硬件工程師進(jìn)行電容的原理設(shè)計。
- 小型化設(shè)計概述 - HDI技術(shù)及ANYLAYER(任意階)技 - 埋阻、埋容和埋入式元器件 - HDI技術(shù)在高速設(shè)計中的應(yīng)用以及仿真方法 目前設(shè)計的趨勢是功能越來越多,尺寸越來越小,這勢必會推進(jìn)小型化設(shè)計技術(shù)的發(fā)展,本主題主要從HDI、任意階技術(shù)及埋阻埋容等技術(shù)分析,詳述目前常用的技術(shù)與方法,及應(yīng)用的注意事項。
- 高速串行總線簡介 - 高速串行總線PCB設(shè)計的部分經(jīng)驗法則 - 高速串行總線仿真展示 - 高速串行總線測試驗證 主要對5Gbps以上的高速串行總線的設(shè)計要點及注意事項進(jìn)行經(jīng)驗分享,同時展示了部分通道優(yōu)化及仿真測試驗證案例。
- 10GBASE-KR信號簡介 - TX&RX端電氣參數(shù) - 互聯(lián)通道無源參數(shù) - 互聯(lián)通道優(yōu)化仿真展示 主要介紹了10GBASE-KR的協(xié)議以及協(xié)議中所要求的各項電氣性能指標(biāo),并詳細(xì)講述設(shè)計過程中的注意事項,通過仿真實測對比分享實際通道優(yōu)化的方法。
- 電源完整性概述 - 直流電壓跌落 - 頻域電源完整性 - 時域電源完整性 電源完整性掃盲型話題,對電源完整性以及造成電源完整性問題的原因做了簡單介紹,再分別從直流壓降、交流電源PDN、時域、頻域等方面講解了電源完整性的一些基本概念以及仿真實現(xiàn)方法。
- DDR3概述 - DDR3信號分組 - DDR3拓?fù)浣Y(jié)構(gòu) - DDR3時序和布線 從DDR3的簡單介紹到成功實現(xiàn),圍繞工程師聽得懂的拓?fù)洹⑿盘柗纸M、等長繞線等角度深入講解了DDR3的設(shè)計注意事項和成功案例。
- 時序概述 - 共同時鐘系統(tǒng) - 源同步時鐘系統(tǒng) - 串行總線的時序 主要以源同步時鐘和共同時鐘為主介紹時序的概念和分類,同時介紹時序仿真的方法及注意事項;并以案例講解了時序參數(shù)的定義與查找。
- 阻抗控制與反射基本概念 - 阻抗計算方法 - 阻抗測試方法 - 層疊案例展示與剖析 該話題從信號完整性的角度講述了為什么要進(jìn)行阻抗與疊層設(shè)計,并以大量實例講解了如何進(jìn)行疊層設(shè)計和阻抗控制,同時介紹了阻抗的正確測試方法。
- 什么是信號完整性 - 阻抗控制與反射基本理論 - 串?dāng)_的基本理論以及設(shè)計注意事項 - 端接與拓?fù)溥x擇詳解 該話題主要介紹信號完整性里面一些最基礎(chǔ)的概念,也是設(shè)計人員最最關(guān)注的一些話題,如阻抗控制和反射基本理論、串?dāng)_的基本理論及設(shè)計注意事項,拓?fù)渑c端接選擇等;深入淺出的理論聯(lián)系實際案例來講解信號完整性的基礎(chǔ)知識。
- PCB板材及參數(shù)特性 - PCB板材對電氣性能影響 - 高速板材選擇 - 測試與仿真 該話題主要圍繞材料的參數(shù)以及影響高速性能的因素著手,以仿真和測試為手段全面解釋我們在工程中該如何去選擇高速板材,何時需要使用高速板材,從而滿足產(chǎn)品的最佳性價比。
- 仿真與測試的準(zhǔn)確性 - 高速串行總線的仿真與測試 - DDRX的仿真與測試 - 電源及噪聲的仿真與測試 - 仿真與測試總結(jié) 該話題主要討論大家普遍關(guān)心的DDR3、電源噪聲以及高速串行信號如PCIE等到底要如何測試才能保證準(zhǔn)確性,從而幫助問題的定位與解決。
- DDR3/4概述 - DDR3/4拓?fù)浣Y(jié)構(gòu) - DDR3/4設(shè)計關(guān)鍵點 - 部分案例及仿真驗證 該話題本著信智德自身的設(shè)計經(jīng)驗,在DDR3/DDR4上的技術(shù)積累,將從DDR3/DDR4的新功能,設(shè)計注意事項及仿真測試驗證上分享DDR3/DDR4的設(shè)計成功經(jīng)驗。
- 支持協(xié)議 - 設(shè)計關(guān)鍵點 - 仿真優(yōu)化案例 本話題從最新的25G/28G協(xié)議入手,從板材、連接器選型及過孔仿真等通道優(yōu)化的各方面來保證25G/28G長通道的設(shè)計和實現(xiàn)。
- 串?dāng)_案例 - 多分復(fù)用案例 - DDRx案例 - 常見設(shè)計問題 本話題理論聯(lián)系實際,從一些案例中總結(jié)工程師經(jīng)常容易犯的錯誤如跨分割、等長等導(dǎo)致的阻抗不連續(xù)、串?dāng)_及時序問題,從而指導(dǎo)工程師如何避開設(shè)計風(fēng)險,更大可能的使產(chǎn)品第一次就成功。
本話題理論結(jié)合實際,把這些設(shè)計中我們耳熟能詳?shù)囊?guī)則進(jìn)行解釋,讓大家了解這些規(guī)則背后的原理,在設(shè)計的時候才能合理運用。 話題從電源完整性展開,闡述電容在設(shè)計中的作用,以及電容容值選擇,F(xiàn)un out 技巧,電容位置,安裝電感等話題,同時引出平板電容及Die電容的作用。 第二部分:講解高速串行總線的布線細(xì)節(jié)問題,并結(jié)合案例。 第三部分:闡述了串?dāng)_、包地等,結(jié)合仿真測試結(jié)果,提供設(shè)計建議。
版權(quán)所有 ? 深圳市信智德科技有限公司 未經(jīng)許可 嚴(yán)禁復(fù)制
品牌認(rèn)證
1387天
已認(rèn)證